教員紹介トップページへ

三重大学トップページへ

三重大学教員紹介

教員情報

職名
助教
氏名
ささきたかひろ
佐々木敬泰
生年月
1975.10
所属
部局
工学研究科
学科・専攻
情報工学専攻
講座
コンピュータサイエンス
教育研究分野
 
TEL
 
FAX
 
E-mail
sasaki@arch.info. (末尾に mie-u.ac.jp を補ってください)
個人のホームページ
学歴
広島市立大学 学士課程 (1994年~1998年) 卒業・修了
広島市立大学大学院 博士課程・博士後期課程 (2000年~2003年) 卒業・修了
広島市立大学大学院 修士課程・博士前期課程 (1998年~2000年) 卒業・修了
学位
2003.03 博士(情報工学) 広島市立大学大学院
所属学会
情報処理学会 電子情報通信学会
社会活動
 
職歴
 
学術(芸術)賞
 
専門分野
並列処理、マルチプロセッサ、System on Chip、計算機アーキテクチャ
現在の研究課題
低消費電力プロセッサに関する研究、ヘテロジニアスマルチコアの自動生成に関する研究
担当科目
コンピュ-タ・ア-キテクチャ演習Ⅰ コンピュ-タ・ア-キテクチャ演習Ⅱ 集積回路工学 上級プログラミング演習I 情報工学実験I/II 中級プログラミング及び演習
主な業績等
汎用システム評価環境MPEを用いた検証・評価 共著 2004.01 Proc. of FPGA/PLD Conference 2004 113-120
オンチップマルチプロセッサ用共有キャッシュの実現方式の検討とその性能面積評価 共著 2004.03 電子情報通信学会論文誌 J87-D-I 350-363
閉そく網を用いたオンチップバンク型多ポートメモリの検討と回路規模評価 共著 2004.04 電子情報通信学会論文誌 Vol.J88- 498-510
Low Energy Consumption by a Variable Stages Pipeline Technique 共著 2004.08 Proc. of International Technical Conference on Circuits/Systems, Computers and Communications 6C1L 1-4
Proposition and Evaluation of a Bank based Multi-port Memory with Blocking Network 共著 2004.08 Proc. of International Technical Conference on Circuits/Systems, Computers and Communications 6C2L 1-4
A Design of Prototype Low Energy Processor by Variable Stages Pipeline Technique 共著 2005.08 Proc. of International Technical Conference on Circuits/Systems Computers and Communications 561-562
Chip size and performance Evaluations of Shared Cache for On-Chip Multiprocessor 共著 2005.09 Systems and Computers in Japan 36 1-13
Scheduling support hardware for multiprocessor system and its evaluations 共著 2006.02 Systems and Computers in Japan 37 79-95
適応的に階層実行するら旋状動き探索 共著 2006.03 電子情報通信学会 和文論文誌D J89-D 482-491
可変パイプラインを用いた低消費エネルギープロセッサの設計と評価 共著 2006.05 情報処理学会論文誌(コンピューティングシステム) 47 231-242
Evaluation of Bank-Based Multiport Memory Architecture with Blocking Network 共著 2006.06 Electronics and communications in Japan (Part 3) 89 22-33
タスク並列スクリプト言語処理系におけるユーザレベル機能拡張機構 共著 2006.09 情報処理学会論文誌 47 296-307
A User-level Extension Scheme for a Task-Parallel Script Language 共著 2007.11 Proceedings of the 19th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2007) 274-281
Evaluation of Low Energy and High Performance Processor using Variable Stages Pipeline Technique 共著 2008.04 IET Journal of Computer and Digital Techniques, 2 230-238
A Hybrid Scheduling Scheme for Large-scale Heterogeneous Environments 共著 2008.11 Proceedings of the 20th IASTED International Conference on Parallel and 12-19
ヘテロ型大規模並列環境の階層型タスクスケジューリングの提案と評価 共著 2009.01 情報処理学会論文誌(プログラミング) 2 1-17
An Adaptive Scheduling Scheme for Large-Scale Workflows on Heterogeneous Environments 共著 2009.11 Proceedings of the 21th IASTED International Conference on Parallel and Distributed Computing and Systems 165-174
非均質環境における適応型スケジューリング手法の提案と評価 共著 2010.06 電子情報通信学会論文誌 J93-D 693-704
Fine Grain Controller for Variable Stages Pipeline Processor 共著 2010.07 Proc. of the 25th International Technical Conference on Circuits/Systems, Computers and Communications 748-751
Dynamic Rescheduling Scheme for Large-Scale Workflows 共著 2010.11 Proceedings of the 22th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2010) 163-171
Efficient Implementation of Large-scale Workflows based on Array Contraction 共著 2010.11 Proceedings of the 22th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2010) 153-162
クロック系消費電力に着目した可変段数パイプラインプロセッサの低電力化 共著 2011.04 電子情報通信学会論文誌 J94-D 646-656
GPGPUにおけるデータ自動転送化コンパイラの提案 共著 2011.05 先進的計算基盤システムシンポジウムSACSIS2011 221-222
実行トレースの比較を用いたデバッグ手法の提案及び評価 共著 2011.05 先進的計算基盤システムシンポジウムSACSIS2011 152-159
静的情報を用いた動的再スケジューリングのオーバーヘッド削減手法 共著 2011.06 情報処理学会論文誌:プログラミング 4 55-67
GPGPUにおけるデータ転送自動化コンパイラの設計 共著 2011.07 情報処理学会研究報告 1-9
MegaScriptにおける大規模ワークフローの縮約機構の設計 共著 2011.07 情報処理学会研究報告 1-8
イン・オーダ・パイプラインに適した可変パイプライン段数プロセッサ制御機構の実装と評価 共著 2011.07 情報処理学会研究報告 1-8
適応型手法の改良による大規模な実ワークフローの高速スケジューリング 共著 2011.07 情報処理学会研究報告 1-8
MegaScript処理系における階層型通信方式の提案 共著 2011.09 電気関係学会東海支部連合大会 2011
SIFT特徴量抽出に対応するSIMDプロセッサ構成 共著 2011.09 電気関係学会東海支部連合大会 2011
可変パイプライン段数アーキテクチャにおける分岐予測器へのパワーゲーティング適用 共著 2011.09 電気関係学会東海支部連合大会 2011
可変レベルキャッシュ用切換コントローラの詳細設計と評価 共著 2011.09 電気関係学会東海支部連合大会 2011
探索範囲拡大時にクロス探索を用いるスーパーブロック単位の高効率4画素精度探索法 共著 2011.09 電気関係学会東海支部連合大会 2011
超高精細動画像動き検出用参照画像メモリの低電力化 共著 2011.09 電気関係学会東海支部連合大会 2011
動き探索処理向け高並列SAD演算命令の提案 共著 2011.09 電気関係学会東海支部連合大会 2011
Low Power Semi-static TSPC D-FFs Using Split-output Latch 共著 2011.11 Proc. of International SoC Design Conference 167-170
可変パイプライン段数アーキテクチャへのパワーゲーティング適用による低消費エネルギー効果の評価 共著 2011.11 電子情報通信学会技術報告 CPSY2011-45 15-20
A GPGPU Programming Framework based on a Shared-Memory Model 共著 2011.12 Proceedings of the 23th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2010) 310-318
A Recursive Adaptive Scheduling Scheme for Large-scale Workflows 共著 2011.12 Proceedings of the 23th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2010) 138-145
A SIMD Processor Architecture Corresponding to the Image Recognition using SIFT feature 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 370-371
A Static Scheme using Multiple Algorithms for Large-scale Workflows 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 228-230
Contraction of Array for Parallel Programming on the Workflow Model 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 300-302
Detailed Design and Evaluation of Mode Controller for Variable Level Cache 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 298-299
Highly Parallel SAD Circuit Struture for a SIMD Extended Instruction 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 309-311
New Reference Memory Architecture for UHDTV Motion Estimation 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 334-335
VLSI of Variable Stages Pipeline Architecture for a Low Power Processor 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 222-223
Design and Evaluation of Variable Stages Pipeline Processor with Low Energy Techniques 共著 2012.01 IET Journal of Computer and Digital Techniques 6 43-49
方向別拡張テンプレートを複数併用する粗密探索構成の動き検出法 共著 2012.01 電子情報通信学会論文誌 J95-D 85-96
GPGPUにおけるデータ転送を自動化するMESI-CUDAの提案 共著 2012.05 先進的計算基盤システムシンポジウム 201-209
MegaScriptにおける多次元タスク配列の設計と実装 共著 2012.05 先進的計算基盤システムシンポジウム 45-46
MegaScript処理系におけるスケジューラライブラリの設計 共著 2012.05 先進的計算基盤システムシンポジウム 42-43
NUALキャッシュの改良と可変レベルキャッシュへの適用 共著 2012.05 先進的計算基盤システムシンポジウム 2-3
自動でテストパターンを生成する単体テスト環境の構想 共著 2012.05 先進的計算基盤システムシンポジウム 55-56
ヘテロジニアスマルチプロセッサ環境を対象としたAMBAバスフレームワークの設計と評価 共著 2012.08 研究報告計算機アーキテクチャ 2012-ARC-201 1-7
階層型MegaScriptランタイムの通信方式 共著 2012.08 研究報告ハイパフォーマンスコンピューティング 2012-HPC-135 1-7
三段階対応の可変レベルキャッシュのマルチスレッドアプリケーションを用いた評価 共著 2012.08 研究報告計算機アーキテクチャ 2012-ARC-201 1-8
大規模な実ワークフローを想定した再帰的適応型スケジューリング手法の提案と評価 共著 2012.08 プログラミング研究発表会 1-6
タイル・ライン変換機能を備えた動き探索用ロードバッファの提案 共著 2012.10 電子情報通信学会技術報告 IEICE-112, VLD-245 65-70
Supporting Dynamic Data Structures in a Shared-memory Based GPGPU Programming Framework 共著 2012.11 Proceedings of the 24th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2012) 122-131
Measurement of Low-Energy Processor Chip using Fine-Grain Variable Stages Pipeline Architecture 共著 2012.12 Proc. of International Conference on Networking and Computing (ICNC) 293-297
A Hierarchical Library for User-defined Schedulers 共著 2013.02 Proceedings of the 11th IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN 2013)
DRAS: Fast Dynamic Rescheduling Scheme Eliminating Redundant Computation 共著 2013.02 Proceedings of the 11th IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN 2013)
Development of C++/RTL co-simulation environment for accelerating VLSI design of an embedded processor 共著 2013.06 Proc. of Int. ITC-CSCC 2013 281-284
FabBus: A Bus Framework for Heterogeneous Multi-core processor 共著 2013.06 Proc. of Int. ITC-CSCC 2013 254-257
Fabrication and Evaluation of Variable Stages Pipeline Processor Chip with Fine-grain Mode Transition Controller 共著 2013.06 Proc. of Int. ITC-CSCC 2013 258-261
Energy Optimization using Fine-Grain Variable Stages Pipeline Processor Chip 共著 2013.07 International Journal of Networking and Computing 3 192-204
Reducing Dynamic Energy of Variable Level Cache 共著 2013.08 International Journal of Computer and Electrical Engineering 581-586
Dynamic BTB Resizing for Variable Stages Superscalar Architecture 共著 2013.12 Proc. of the 1st Int. Symp. on Computing and Networking Across Practical Development and Theoretical Research (CANDAR 2013) 352-358
FabCache: Cache Design Automation for Heterogeneous Multi-core Processors 共著 2013.12 Proc. of the 1st Int. Symp. on Computing and Networking Across Practical Development and Theoretical Research (CANDAR 2013) 602-606
Co-simulation framework for streamlining microprocessor development on standard ASIC design flow 共著 2014.01 Proceedings of the 19th Asia and South Pacific Design Automation Conference (ASP-DAC2013) 400-405


更新日 2014-06-16
教員紹介の掲載内容の更新はこちらから(学内のみ)


三重大学教員紹介の内容について無断転用を禁じます