教員紹介トップページへ

三重大学トップページへ

三重大学教員紹介

教員情報

職名
教授
氏名
こんどうとしお
近藤 利夫
生年月
1953.08
所属
部局
工学研究科
学科・専攻
情報工学専攻
講座
コンピュータサイエンス
教育研究分野
コンピュータアーキテクチャ
TEL
059-231-9725
FAX
059-231-9725
E-mail
kondo@arch.info. (末尾に mie-u.ac.jp を補ってください)
個人のホームページ
学歴
名古屋大学工学部電気工学科 学士課程 (~1976年)
名古屋大学工学研究科 修士課程・博士前期課程 (~1978年) 卒業・修了
学位
1996.10 工学博士 名古屋大学
所属学会
電子情報通信学会 情報処理学会 IEEE
社会活動
 
職歴
1978.04~1999.12 日本電信電話株式会社 研究開発
2000.01~ 三重大学 教授
学術(芸術)賞
Hot Chips Ⅶ 優秀発表
専門分野
並列プロセッサ 並列処理機構 システムLSI MPEG 動画像圧縮
現在の研究課題
H.265対応の高効率動き検出法とそれに適したSIMDデータパス構成法の研究
担当科目
コンピュ-タ・ア-キテクチャ特論 マルチメディア通信 学術英語論文発表 計算機ア-キテクチャⅠ 計算機ハ-ドウェア 国際会議発表演習 情報工学概論 情報工学特別研究Ⅰ 情報工学特別研究Ⅱ 情報工学特別研究Ⅲ 情報工学特別研究Ⅳ 短期留学 論文発表演習
主な業績等
Optical Tunable Switched Couplers Consisting of Two Thin-Film Waveguides using Acoustic Waves 共著 1978.07 Japanese Journal of Applied Physics 17 1231-1243
An LSI adaptive array processor 共著 1982.03 ISSCC82 Digest of Technical Papers 122-123
An LSI adaptive array processor 共著 1983.02 IEEE J.Solid-State Circuits C-18 147-156
AAP(Adaptive Array Processor)とその応用 共著 1984.06 O plus E 55 68-75
A Large Scale Cellular Array Processor: AAP-1 共著 1985.03 Proc. of ACM Computer Science Conf. 100-111
Pseudo MIMD array processor - AAP2 共著 1986.03 Proc. of 13th Annual International Symposium on Computer Architechture 330-337
Kanji character recognition unit with hand-scanner using SIMD processor 共著 1988.03 SPIE Visual Communication and Image Processing 1001 476-483
2次元アレープロセッサ(AAP2)とプログラミング言語 共著 1988.08 電子情報通信学会論文誌(D) J71-D 1399-1406
小形高並列プロセッサと文字認識への応用 共著 1988.08 電子情報通信学会論文誌(D) J71-D 1546-1552
Neural Network Simulation on a Massively Parallel Cellular Array Processor: AAP-2 共著 1989.03 Proc. of. Int'1 Joint Conf. on Neural Networks IJCNN-89 155-161
LSI化に適したツリー構成走査演算機構 単著 1991.05 電子情報通信学会論文誌(C-II) J74-C-II 388-397
SIMD型並列プロセッサを用いたフルテキスト検索システム 共著 1991.05 並列処理シンポジュームJSPP91 61-68
SIMD型並列プロセッサを用いたフルテキスト検索 共著 1992.03 情報処理学会論文誌 33 397-404
ニューロ処理指向並列プロセッサ:ニューロセッサ 共著 1993.03 NTT R&D 42 779-786
1次元SIMDプロセッサ向きデータアクセス機構 共著 1993.06 電子情報通信学会論文誌(D-II) J74-D-II 269-278
Single-Board SIMD Processors using Gate-Array LSIs for Parallel Processing 共著 1993.12 IEICE Transactions on Electronics E76-C 1827-1834
複数手法における候補カテゴリーの識別値を統合処理する神経回路による手書き漢字認識 共著 1994.04 電子情報通信学会論文誌(D-II) J77-D-II 791-800
統合神経回路を用いた手書き漢字認識 共著 1994.09 NTT R&D 43 993-1002
A Two-Chip MPEG2 Video Encoder with Wide Range Motion Estimation 共著 1995.03 Hot Chips VII Proceedings Netebook 95-101
1次元シストリックアレー型全探索動きベクトル検出器の提案 共著 1995.12 電子情報通信学会論文誌(D-I) J78-D-I 913-925
A Real-time Motion Estimation and Compensation LSI with Wide Search Rabge for MPEG2 Video Encoding 共著 1996.03 ISSCC96, Digest of Technical papers XXXVIV 242-243
Two-chip MPEG-2 Video Encoder 共著 1996.04 IEEE Micro 16 51-58
A Real-time Motion Estimation and Comensation LSI with Wide Search Range for MPEG2 Video Encoding 共著 1996.11 IEEE J.Solid-State Circuits C-31 1733-1741
MPEG2映像圧縮チップセット 共著 1997.06 NTT R&D 46 595-602
コンカレント・コラボレーション手法によるMPEG2映像圧縮LSI設計・製造の短TAT化 共著 1997.07 電子情報通信学会論文誌 J80-D-I 570-581
高性能セミスタティックTSPC-DFFの検討 共著 1998.06 電子情報通信学会論文誌(C-II) J81-C-II 469-476
A scalable architecture of real-time MP@ML MPEG2 video encoder for multi-resolution video 共著 1999.03 SPIE Visual Communication and Image Processing 3653 895-904
An MPEG2 Video Encoder LSI with Scalability for HDTV based on Three-layer Cooperative Architecture 共著 1999.03 IEEE Design, Automation and Test in Europe (DATE 99) 44-50
Motion estimation/motion compensation hardware architecture for a scene-adaptive algorithm on a single-chip MPEG2 MP@ML video encoder 共著 1999.03 SPIE Visual Communication and Image Processing 3653 874-882
Efficient Telescopic Search Motion-Estimation Architecture Based on Data-Flow Optimization 共著 2001.03 IEICE Transactions on Electoronics E84-C 390-398
Low-Power VLSI Architecture for a New Block-Matching Motion Estimation 共著 2001.03 IEICE Transactions on Electoronics E84-C 399-409
Motion Estimation and Compensation Hardware Architecture for a Scene-Adaptive Algorithm on a Single-Chip MEPG-2 Video Encoder 共著 2001.03 IEICE Transactions on Information and Systems E84-D 317-325
Low Energy Consumption by a Variable Stages Pipeline Technique 共著 2004 International Technical Conference on Circuits/Systems, Computers and Communications 6C1L-4 1-4
MPEG-2ビデオ符号化LSIにおけるSIMD型マクロブロックプロセッサの改良 共著 2004.04 電子情報通信学会論文誌 J87-C 377-385
適応的に階層実行するら旋状動き探索 共著 2006.01 電子情報通信学会和文論文誌D J89-D 482-491
タスク並列スクリプト言語処理系におけるユーザレベル機能拡張機構 共著 2006.05 先進的計算基盤システムシンポジウム SACSIS2006 447-456
A User-level Extension Scheme for a Task-Parallel Script Language 共著 2007.11 Proceedings of the 19th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2007) 274-281
A Hybrid Scheduling Scheme for Large-scale Heterogeneous Environments 共著 2008.11 Proceedings of the 20th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2008) 12-19
An Adaptive Scheduling Scheme for Large-Scale Workflows on Heterogeneous Environments 共著 2009.11 Proceedings of the 21th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2009) 165-174
非均質環境における適応型スケジューリング手法の提案と評価 共著 2010.06 電子情報通信学会論文誌 J93-D 693-704
Fine Grain Controller for Variable Stages Pipeline Processor 共著 2010.07 Proc. of the 25th International Technical Conference on Circuits/Systems, Computers and Communications 748-751
Dynamic Rescheduling Scheme for Large-Scale Workflows 共著 2010.11 Proceedings of the 22th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2010) 163-171
Efficient Implementation of Large-scale Workflows based on Array Contraction 共著 2010.11 Proceedings of the 22th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2010) 153-162
クロック系消費電力に着目した可変段数パイプラインプロセッサの低電力化 共著 2011.04 電子情報通信学会論文誌 J94-D 646-656
GPGPUにおけるデータ自動転送化コンパイラの提案 共著 2011.05 先進的計算基盤システムシンポジウムSACSIS2011 221-222
実行トレースの比較を用いたデバッグ手法の提案及び評価 共著 2011.05 先進的計算基盤システムシンポジウムSACSIS2011 152-159
静的情報を用いた動的再スケジューリングのオーバーヘッド削減手法 共著 2011.06 情報処理学会論文誌:プログラミング 4 55-67
GPGPUにおけるデータ転送自動化コンパイラの設計 共著 2011.07 情報処理学会研究報告 1-9
MegaScriptにおける大規模ワークフローの縮約機構の設計 共著 2011.07 情報処理学会研究報告 1-8
イン・オーダ・パイプラインに適した可変パイプライン段数プロセッサ制御機構の実装と評価 共著 2011.07 情報処理学会研究報告 1-8
適応型手法の改良による大規模な実ワークフローの高速スケジューリング 共著 2011.07 情報処理学会研究報告 1-8
MegaScript処理系における階層型通信方式の提案 共著 2011.09 電気関係学会東海支部連合大会 2011
SIFT特徴量抽出に対応するSIMDプロセッサ構成 共著 2011.09 電気関係学会東海支部連合大会 2011
可変パイプライン段数アーキテクチャにおける分岐予測器へのパワーゲーティング適用 共著 2011.09 電気関係学会東海支部連合大会 2011
可変レベルキャッシュ用切換コントローラの詳細設計と評価 共著 2011.09 電気関係学会東海支部連合大会 2011
探索範囲拡大時にクロス探索を用いるスーパーブロック単位の高効率4画素精度探索法 共著 2011.09 電気関係学会東海支部連合大会 2011
超高精細動画像動き検出用参照画像メモリの低電力化 共著 2011.09 電気関係学会東海支部連合大会 2011
動き探索処理向け高並列SAD演算命令の提案 共著 2011.09 電気関係学会東海支部連合大会 2011
Low Power Semi-static TSPC D-FFs Using Split-output Latch 共著 2011.11 Proc. of International SoC Design Conference 167-170
可変パイプライン段数アーキテクチャへのパワーゲーティング適用による低消費エネルギー効果の評価 共著 2011.11 電子情報通信学会技術報告 CPSY2011-45 15-20
A GPGPU Programming Framework based on a Shared-Memory Model 共著 2011.12 Proceedings of the 23th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2010) 310-318
A Recursive Adaptive Scheduling Scheme for Large-scale Workflows 共著 2011.12 Proceedings of the 23th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2010) 138-145
A SIMD Processor Architecture Corresponding to the Image Recognition using SIFT feature 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 370-371
A Static Scheme using Multiple Algorithms for Large-scale Workflows 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 228-230
Contraction of Array for Parallel Programming on the Workflow Model 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 300-302
Detailed Design and Evaluation of Mode Controller for Variable Level Cache 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 298-299
Highly Parallel SAD Circuit Struture for a SIMD Extended Instruction 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 309-311
New Reference Memory Architecture for UHDTV Motion Estimation 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 334-335
VLSI of Variable Stages Pipeline Architecture for a Low Power Processor 共著 2011.12 Proc. of the 1st International Symposium for Sustainability by Engineering at MIU 222-223
Design and Evaluation of Variable Stages Pipeline Processor with Low Energy Techniques 共著 2012.01 IET Journal of Computer and Digital Techniques 6 43-49
方向別拡張テンプレートを複数併用する粗密探索構成の動き検出法 共著 2012.01 電子情報通信学会論文誌 J95-D 85-96
GPGPUにおけるデータ転送を自動化するMESI-CUDAの提案 共著 2012.05 先進的計算基盤システムシンポジウム 201-209
MegaScriptにおける多次元タスク配列の設計と実装 共著 2012.05 先進的計算基盤システムシンポジウム 45-46
MegaScript処理系におけるスケジューラライブラリの設計 共著 2012.05 先進的計算基盤システムシンポジウム 42-43
NUALキャッシュの改良と可変レベルキャッシュへの適用 共著 2012.05 先進的計算基盤システムシンポジウム 2-3
自動でテストパターンを生成する単体テスト環境の構想 共著 2012.05 先進的計算基盤システムシンポジウム 55-56
ヘテロジニアスマルチプロセッサ環境を対象としたAMBAバスフレームワークの設計と評価 共著 2012.08 研究報告計算機アーキテクチャ 2012-ARC-201 1-7
階層型MegaScriptランタイムの通信方式 共著 2012.08 研究報告ハイパフォーマンスコンピューティング 2012-HPC-135 1-7
三段階対応の可変レベルキャッシュのマルチスレッドアプリケーションを用いた評価 共著 2012.08 研究報告計算機アーキテクチャ 2012-ARC-201 1-8
大規模な実ワークフローを想定した再帰的適応型スケジューリング手法の提案と評価 共著 2012.08 プログラミング研究発表会 1-6
タイル・ライン変換機能を備えた動き探索用ロードバッファの提案 共著 2012.10 電子情報通信学会技術報告 IEICE-112, VLD-245 65-70
Load buffer with conversion capability from tiled data to raster data for motion search 共著 2012.11 Proc. of the 2nd International Symposium for Sustainability by Engineering at MIU 337-339
Supporting Dynamic Data Structures in a Shared-memory Based GPGPU Programming Framework 共著 2012.11 Proceedings of the 24th IASTED International Conference on Parallel and Distributed Computing and Systems (PDCS 2012) 122-131
Measurement of Low-Energy Processor Chip using Fine-Grain Variable Stages Pipeline Architecture 共著 2012.12 Proc. of International Conference on Networking and Computing (ICNC) 293-297
A Hierarchical Library for User-defined Schedulers 共著 2013.02 Proceedings of the 11th IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN 2013)
DRAS: Fast Dynamic Rescheduling Scheme Eliminating Redundant Computation 共著 2013.02 Proceedings of the 11th IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN 2013)
Development of C++/RTL co-simulation environment for accelerating VLSI design of an embedded processor 共著 2013.06 Proc. of Int. ITC-CSCC 2013 281-284
FabBus: A Bus Framework for Heterogeneous Multi-core processor 共著 2013.06 Proc. of Int. ITC-CSCC 2013 254-257
Fabrication and Evaluation of Variable Stages Pipeline Processor Chip with Fine-grain Mode Transition Controller 共著 2013.06 Proc. of Int. ITC-CSCC 2013 258-261
Energy Optimization using Fine-Grain Variable Stages Pipeline Processor Chip 共著 2013.07 International Journal of Networking and Computing 3 192-204
Reducing Dynamic Energy of Variable Level Cache 共著 2013.08 International Journal of Computer and Electrical Engineering 581-586
Dynamic BTB Resizing for Variable Stages Superscalar Architecture 共著 2013.12 Proc. of the 1st Int. Symp. on Computing and Networking Across Practical Development and Theoretical Research (CANDAR 2013) 352-358
FabCache: Cache Design Automation for Heterogeneous Multi-core Processors 共著 2013.12 Proc. of the 1st Int. Symp. on Computing and Networking Across Practical Development and Theoretical Research (CANDAR 2013) 602-606
Co-simulation framework for streamlining microprocessor development on standard ASIC design flow 共著 2014.01 Proceedings of the 19th Asia and South Pacific Design Automation Conference (ASP-DAC2013) 400-405
A Cache Memory with Line and Tile Data Accessibility 共著 2014.09 Proc. of The International Symposium for Sustainability by ENgineering at MIU
Adaptive Expanding Diamond Search Using Sub-Sampled Image Except in the Neighborhood 共著 2014.09 Proc. of The International Symposium for Sustainability by ENgineering at MIU
Detail Design and Evaluation of Cache Design Automation tool for Heterogeneous Multi-core Processors 共著 2014.09 Proc. of The International Symposium for Sustainability by ENgineering at MIU
Development of Energy Efficient Real-Time Task Scheduler for Embedded System 共著 2014.09 Proc. of The International Symposium for Sustainability by ENgineering at MIU
Highly Efficient SIMD Data Path for Motion Estimation 共著 2014.09 Proc. of The International Symposium for Sustainability by ENgineering at MIU
Performance Evaluation of a Course-Fine Hierarchical Search for the H.265/HEVC Motion Estimation 共著 2014.09 Proc. of The International Symposium for Sustainability by ENgineering at MIU
タイル,ライン両アクセス対応キャッシュメモリの提案 共著 2014.10 電子情報通信学会技術報告 IE2014 39-44
高効率動き探索処理のためのSIMDデータパス構成法 共著 2014.10 電子情報通信学会技術報告 IE2014 63-68
非近傍点にサブサンプリング画像を用いる適応的拡大ダイヤモンド探索 共著 2014.10 電子情報通信学会技術報告 IE2014 57-62
Detail Design and Evaluation of FabCache 共著 2014.12 Proceedings of the International Symposium on Computing and Networking 591-595
機器への組込み容易なソフトマクロプロセッサの開発 共著 2015.03 電子情報通信学会技術報告 114 37-42
大規模ワークフローを対象とする動的スケジューリング手法における静的情報の利用 共著 2010.08 情報処理学会研究報告 1-9
超LSI設計 共著 1983.09 企画センター
Advances in CAD for VLSI(Volume 2):Logic design and simulation 共著 1986.07 North-Holland
並列コンピュータ・アーキテクチャ(bit臨時増刊) 共著 1989.03 共立出版


教員紹介の掲載内容の更新はこちらから(学内のみ)


三重大学教員紹介の内容について無断転用を禁じます